Lebenslauf



Schule:

08/1991 - 06/2000: Freiherr-vom-Stein-Gymnasium (FvSG) Bünde;
Abitur mit den Leistungskursen Mathematik und Physik
02/1995 - 02/1998: Teilnahme an der Mathe-AG des FvSG unter der Leitung von Dr. Dieter Remus
09/1995 - 02/1996: Teilnahme am Lehrgang "Maschinenschreiben für Anfänger" des Bünder Stenografenvereins
seit ??/1996: Entwicklung des Programms "BIOS" zum Sichern und Wiederherstellen der BIOS-Einstellungen
und zur Berechnung von BIOS-Passwörtern (Nickles BIOS Guide 2002: "Schweizer Taschenmesser")
10/1998 - 09/1999: Teilzeitbeschäftigung als Programmierer bei Firma SoftConcept in Bünde

Ausbildung:

08/2000 - 01/2003: Ausbildung zum Informationselektroniker (Fachrichtung Geräte- und Systemtechnik)
bei Firma expert Radio Koch in Spenge
und am August-Griese-Berufskolleg (AGB) Löhne
seit 08/2000: Anwendung des in der Ausbildung erworbenen Fachwissens in verschiedenen privaten Kleinprojekten
seit 07/2002: Entwicklung des Change Detection and Notification-Dienstes "BockelMind"
als Ersatz für den vom Betreiber Netmind im Januar 2002 eingestellten CDN-Dienst "Mind-it"
11/2003: Landes- und Bundessieg im praktischen Leistungswettbewerb der Handwerksjugend (PLW) 2003

Studium:

02/2003 - 11/2008: Studium der Informationstechnik an der Universität Paderborn (UPB);
Thema der Diplomarbeit: Entwurf und Aufbau eines adaptiven Anpassnetzwerks für RFID-Lesegeräte
seit 06/2003: Mitwirkung bei mozilla.org an den Produkten Firefox, Thunderbird und SeaMonkey
11/2004 - 06/2005: Teilnahme am IV. Teil der Meisterschule (Fachkaufmann für Handwerkswirtschaft)
am Technologie- und Berufsbildungszentrum (TBZ) Paderborn
10/2005 - 11/2008: Russischkurs am Zentrum für Sprachlehre der Universität Paderborn
03/2006: Teilnahme am III. Teil der Meisterschule (Berufs- und Arbeitspädagogik)
am Handwerksbildungszentrum (HBZ) Bielefeld
06/2007 - 10/2007: Auslandsaufenthalt in Russland und der Ukraine mit Russisch-Intensivkurs
am Zentrum für russische Sprache und Kultur der Taurischen Nationalen Universität (TNU) in Simferopol
07/2008 - 10/2008: Teilzeitbeschäftigung als Umzugshelfer bei Firma Hartmann International in Paderborn

Beruf:

seit 11/2008: Beschäftigung als Hardwareentwickler im Bereich Rapid Control Prototyping
bei Firma dSPACE digital signal processing and control engineering in Paderborn
Projekte
ab 11/2008: Schaltplan, Layout, CPLD-Code (Bus-Interface, Bit I/O), Dokumentation und Diagnosetest
für das Redesign des DS4003 Digital I/O Boards
ab 03/2009: Schaltplan, Layout, FPGA-Code (Bus-Interface, Flash-Interface, Bit I/O, PWM I/O, Incremental Encoder), Testbench und Dokumentation für den Digitalteil des DS1511 I/O Boards der MicroAutoBox II (MABX II)
ab 10/2009: Diagnosetest (IOCNET, RAM, Flash, PCIe, Local Bus, RS-232)
für das Mainboard der DS2680 SCALEXIO I/O Unit
ab 10/2010: Erweiterung des FPGA-Codes (PWM I/O, SPI Master, SENT In), der Testbench und der Dokumentation sowie Überarbeitung und Erweiterung des Klimaschranktests für den Digitalteil des DS1511 I/O Boards der MABX II
ab 02/2011: Schaltpläne, Layouts, CPLD- und FPGA-Codes und Testprogramme
für zwei Quicktest-PiggyBacks für die DS1512 und DS5203 FPGA Boards
ab 12/2011: Konzept, Requirements Engineering, FPGA-Code (Local Bus-Interface, Event Manager, Digital I/O (Bit I/O, PWM I/O, SPI Master), Analog I/O (ADC, DAC, Sample Buffer), el. Motorsteuerung (Hall Sensor, Incremental Encoder, Angle Processing Unit, Block-Kommutierung), UART; Unterstützung für das RTI FPGA Programming Blockset) inkl. Testbench, Dokumentation, Inbetriebnahme und Erstellung eines Freigabe- und Klimaschranktests
für das FPGA des DS1302 I/O Boards der MicroLabBox (MLBX)
ab 12/2014: Erweiterung des FPGA-Codes (el. Motorsteuerung (Resolver In); Weiterentwicklung der Unterstützung für das RTI FPGA Programming Blockset) inkl. Testbench, Dokumentation, Inbetriebnahme und Erweiterung des Freigabe- und Klimaschranktests für das FPGA des DS1302 I/O Boards der MLBX
ab 02/2015: Erweiterung des FPGA-Codes (el. Motorsteuerung (EnDat Master); Weiterentwicklung der Unterstützung für das RTI FPGA Programming Blockset) inkl. Testbench, Dokumentation, Inbetriebnahme und Erweiterung des Freigabe- und Klimaschranktests für das FPGA des DS1302 I/O Boards der MLBX
ab 08/2015: Konzept und Erstellung des FPGA-Codes für das FPGA des DS6202 SCALEXIO I/O Boards
ab 10/2015: Erweiterung des FPGA-Codes (el. Motorsteuerung (SSI Master); Weiterentwicklung der Unterstützung für das RTI FPGA Programming Blockset) inkl. Testbench, Dokumentation, Inbetriebnahme und Erweiterung des Freigabe- und Klimaschranktests für das FPGA des DS1302 I/O Boards der MLBX
ab 02/2016: Erweiterung des FPGA-Codes für das FPGA des DS1302 I/O Boards der MLBX
ab 08/2016: Forschungsprojekt zur dynamischen partiellen Rekonfiguration von FPGAs
ab 07/2017: Erweiterung des FPGA-Codes für das FPGA des DS6202 SCALEXIO I/O Boards
ab 02/2018: Umstellung des FPGA-Codes für den Digitalteil des DS1511 I/O Boards auf SCALEXIO-Technologie für die Verwendung in der MicroAutoBox III (MABX III) und Inbetriebnahme/Debugging der I/O-Busse des DS1403 Prozessor-Boards der MABX III
ab 04/2018: Forschungsprojekt: Umstellung des FPGA-Codes für ein existierendes Projekt (unveröffentlicht)
ab 06/2018: Konzept und Erstellung des FPGA-Codes für das FPGA des DS6121 SCALEXIO I/O Boards
ab 12/2018: Erweiterung des FPGA-Codes für das FPGA des DS6121 SCALEXIO I/O Boards
ab 03/2020: Umstellung des FPGA-Codes für das FPGA des DS6221 SCALEXIO I/O Boards
seit 09/2020: Konzept und Erstellung der FPGA-Codes für zwei noch unveröffentlichte Projekte
seit 04/2021: Umstellung des FPGA-Codes für ein existierendes Projekt (noch unveröffentlicht)
Fortbildungen
12/2008: Teilnahme an der betriebsinternen Fortbildung "Projektmanagement mit Primavera"
12/2008: Teilnahme an der betriebsinternen Fortbildung "Configuration Management"
03/2009: Teilnahme am der externen Fortbildung "VHDL-Workshop"
des Ingenieurbüros für IC-Technologie (IFI) in Wertheim
02/2010: Teilnahme am der externen Fortbildung "Altera Expert-Workshop - TimeQuest, Incremental Design & Debug"
des Ingenieurbüros für IC-Technologie in Wertheim
01/2011: Teilnahme an der betriebsinternen Fortbildung "Altera Expert-Workshop - TimeQuest"
durchgeführt vom Ingenieurbüro für IC-Technologie in Wertheim
06/2011: Teilnahme am Seminar "Partial Reconfiguration"
des Programmable Logic Competence Centers (PLC2) in Freiburg
02/2012: Teilnahme an der betriebsinternen Fortbildung "Requirements Engineering mit DOORS"
02/2013: Teilnahme am Seminar "Timing Constraints"
des Programmable Logic Competence Centers (PLC2) in Freiburg
08/2013: Teilnahme an der betriebsinternen Fortbildung "Signal Integrity for Hardware Developers"
durchgeführt von Trias Mikroelektronik in Meerbusch
02/2014 - 03/2014: Teilnahme am Online-Kurs "Parallel Programming Concepts"
des Hasso Plattner Institutes der Universität Potsdam
09/2019: Teilnahme an der betriebsinternen Fortbildung "Mastering Timing Analysis and Timing Closure in Intel FPGAs"
durchgeführt von El Camino aus Mainburg
02/2020: Teilnahme an der betriebsinternen Fortbildung "Oszillatoren & Quarze"
durchgeführt von Jauch Quartz aus Villingen-Schwenningen
07/2020: Teilnahme an der FPGA Conference Europe 2020
07/2021: Teilnahme an der FPGA Conference Europe 2021
seit 08/2010: Mitwirkung bei Wikipedia , hauptsächlich an den Themenbereichen Europa und Ukraine
seit 06/2011: Mitwirkung bei OpenStreetMap, hauptsächlich an den Orten Stift Quernheim, Ганнопіль (Hannopil) und Тульчин (Tulchyn)

Weitere Kenntnisse und Fähigkeiten:

Sprachen: Deutsch (Muttersprache), Englisch (CEFR: Level C1), Russisch (CEFR: Level B1)
Spezialsoftware: Altera Quartus II, Xilinx ISE/PlanAhead, Xilinx Vivado, Mentor ModelSim, Accel Techologies P-CAD, Mentor Pads, LTspice, IBM Rational DOORS, MKS/PTC Integrity
Computersprachen: VHDL, C/C++/C#, Turbo Pascal / Delphi, x86-Assembler, HTML, CSS, JavaScript, PHP, SQL

Mein XING-Profil



Matthias Bockelkamp, Ostallee 50, 33106 Paderborn, Germany
Email: mbockelkamp@web.de, Telephone: +49 5254 9477995